Cũng như các công ty EDA, IP và SoC, DAC năm nay được phân biệt bởi số lượng các cơ quan công nghiệp đã quảng bá thương hiệu cụ thể của họ về công nghệ và thiết lập các tiêu chuẩn mà ngành phải tuân theo.

Accellera , cơ quan quảng bá các tiêu chuẩn thiết kế, mô hình hóa và xác minh cấp hệ thống, được liên kết với một số công ty hàng đầu trong ngành, với các thông báo về tiêu chuẩn EDA và IP.

Sứ mệnh của Accellera là cung cấp ngôn ngữ nền tảng để cải thiện thiết kế và xác minh và năng suất của các sản phẩm điện tử, Lu Dai, giám đốc kỹ thuật cao cấp tại Qualcomm và Accellera chủ tịch công bố tiêu chuẩn thử nghiệm và kích thích di động (PSS) 1.0 đã được phê duyệt bởi tổ chức.

Đặc điểm kỹ thuật - có sẵn để tải xuống miễn phí - cho phép người dùng chỉ định mục đích xác minh và hành vi một lần và sử dụng chúng trên nhiều triển khai và nền tảng.

Tiêu chuẩn mới có sẵn ngay lập tức tải về miễn phí.

Một đại diện duy nhất của các kịch bản thử nghiệm và kiểm tra để kiểm tra phần cứng và phần mềm kiểm tra phần cứng và phần mềm có thể được sử dụng bởi nhiều người dùng trên các mức tích hợp khác nhau và theo các cấu hình khác nhau để tạo mô phỏng, mô phỏng, tạo mẫu FPGA và triển khai sau silicon.

Đại cho rằng tiêu chuẩn này sẽ có “tác động sâu sắc” đối với ngành, vì nó thay đổi trọng tâm từ xác minh cấp hệ thống và tăng năng suất của nhà thiết kế bằng cách sử dụng một đặc điểm kiểm tra có thể di chuyển trên nhiều nền tảng để thiết kế và xác minh.

Tiêu chuẩn định nghĩa một ngôn ngữ cụ thể cho miền và các khai báo lớp C ++ tương đương ngữ nghĩa, và tạo ra một biểu diễn duy nhất của các kịch bản kích thích và thử nghiệm dựa trên ngôn ngữ lập trình hướng đối tượng, ngôn ngữ xác minh phần cứng và ngôn ngữ lập trình hành vi. Kết quả có thể được sử dụng bởi toàn bộ nhóm thiết kế, từ các quy trình kiểm tra, kiểm tra và thiết kế, và theo các cấu hình khác nhau và chọn các công cụ tốt nhất từ ​​các nhà cung cấp khác nhau để yêu cầu xác minh. Tiêu chuẩn này sử dụng các cấu trúc gốc cho luồng dữ liệu, đồng thời và đồng bộ hóa, các yêu cầu tài nguyên và các trạng thái và các hiệu ứng chuyển tiếp.

Tại DAC, Cadence thông báo rằng Trình xác minh hệ thống Perspec công cụ thiết kế hỗ trợ tiêu chuẩn Kiểm tra và Kích thích Di động. Một phần của Người xác minh bộ công cụ, nó tự động đóng hộp bảo hiểm ô tô, di động và máy chủ SoC, và cũng được yêu cầu cải thiện năng suất thử nghiệm ở mức hệ thống theo hệ số 10.

Trình xác minh hệ thống Perspec cung cấp một phương pháp dựa trên mô hình trừu tượng để xác định các trường hợp sử dụng SoC từ mô hình PSS và sử dụng các sơ đồ hoạt động Ngôn ngữ mô hình hóa thống nhất (Unified Modeling Language - UML) để trực quan hóa các thử nghiệm được tạo ra.

Các kiểm tra hệ thống Perspec Verifier được tối ưu hóa cho mỗi công cụ trong Verification Suite, bao gồm Cadence Xcelium Parallel Logic Simulation, Nền tảng giả lập doanh nghiệp Palladium Z1 và nền tảng Prototyping dựa trên Protium S1 dựa trên FPGA. Công cụ này cũng tích hợp với nền tảng đăng nhập vManager Metric-Driven của công ty để hỗ trợ bảo hiểm trường hợp sử dụng mới trong PSS. Nó tạo ra các thử nghiệm có thể sử dụng IP xác minh (VIP), để nội dung xác minh có thể được tái sử dụng thông qua phương pháp PSS, để tăng tốc xác minh SoC.

Một công ty khác hỗ trợ PSS là Người hướng dẫn. Công ty phát hành sắp tới của công cụ Questa inFact sẽ hỗ trợ tiêu chuẩn này. (Công ty đã tặng công nghệ Questa inFact của mình cho tổ chức vào năm 2014 và nó là cơ sở của tiêu chuẩn, tuyên bố công ty.)

Nó tin rằng PSS sẽ tăng cường việc áp dụng kích thích di động vào việc sử dụng rộng rãi hơn, chính thống và giúp các kỹ sư IC hiệu quả cộng tác trong việc thiết kế sản phẩm cho các thị trường mới và mới nổi, chẳng hạn như trí tuệ nhân tạo (AI), truyền thông không dây 5G và lái xe tự động.

Questa inFact sử dụng kỹ thuật học máy và khai thác dữ liệu để tăng năng suất lên tới 40, theo Mentor, và qua nhiều giai đoạn phát triển của IC. Nhà thiết kế có thể hoàn thành phân tích hiệu năng và năng lượng ở cấp độ IC, các kỹ sư xác minh có thể đạt được mức độ phủ sóng cao hơn trong thời gian ngắn hơn, trong khi các kỹ sư xác nhận hoàn toàn có thể tích hợp phần cứng và phần mềm, và các kỹ sư kiểm tra có thể phân tích và tối ưu hóa môi trường thử nghiệm hồi quy của họ. quản lý nhóm tiếp thị sản phẩm, Bộ phận Giải pháp Xác minh IC Mentor.

Công ty đã tinh chỉnh công cụ để tuân thủ PSS khi nó phát triển và đã bổ sung thêm việc học máy phân loại ứng dụng vào công nghệ Questa inFact dựa trên đồ thị của nó để cho phép nhắm mục tiêu các kịch bản chưa được xác minh. Điều này tăng tốc các mục tiêu bảo hiểm cuộc họp ở cấp khối IP, và tăng tính hữu ích của thử nghiệm kim loại trần ở cấp độ IC. Công cụ này học hỏi từ mỗi kịch bản tiếp theo trong quá trình mô phỏng hoặc mô phỏng.

Việc áp dụng công nghệ khai thác dữ liệu mở rộng việc áp dụng kích thích di động ngoài xác minh. Nó cho phép công cụ thu thập và tương quan hoạt động cấp độ giao dịch để mô tả các thông số hiệu suất thiết kế vi mạch, chẳng hạn như hiệu suất và băng thông định tuyến vải, độ trễ hệ thống, kết hợp bộ nhớ cache, hiệu quả trọng tài, thực thi ngoài đơn đặt hàng và hiệu suất opcode. Nó cũng có thể phân tích và tối ưu hóa các môi trường thử nghiệm hồi quy, để tránh sự cần thiết cho các chu trình mô phỏng và mô phỏng.

Công cụ này có thể được sử dụng để tạo ra các kịch bản thử nghiệm UVM SystemVerilog cho vùng chức năng ở cấp khối IP với trình mô phỏng Questa và sau đó sử dụng lại các kịch bản thử nghiệm để tạo các kiểm tra C / C ++ cho việc tạo lưu lượng tại mức xác minh IC với bộ mô phỏng Veloce của công ty . Nó cũng có thể được sử dụng để tạo mã lắp ráp ở cấp hệ thống để xác minh hướng dẫn và các kịch bản C / C ++ để thăm dò kiến ​​trúc với hệ thống tạo mẫu ảo Vista. Khi được sử dụng với bộ công cụ tổng hợp cấp cao Catapult của Mentor, nó có thể tạo ra các kịch bản C / C ++ trước đây và các bài kiểm tra RTL sau, tổng hợp hành vi.